Bagaimana Memberikan Tepat Waktu di Node Teknologi Lebih Rendah?

Selama bertahun-tahun, kami telah melihat berbagai kemajuan dalam layanan desain semikonduktor. Asosiasi Industri Semikonduktor (SIA) mengumumkan bahwa industri semikonduktor global membukukan penjualan sebesar $468,8 miliar pada 2018 – total tahunan tertinggi industri dan peningkatan 13,7 persen dibandingkan penjualan 2017.

Karena permintaan akan layanan semikonduktor terus meningkat dan industri menyaksikan berbagai inovasi teknologi baru yang lebih luas, kita dapat dengan jelas melihat pergerakan menuju geometri yang lebih rendah (7nm, 12nm, 16nm, dll.). Penggerak utama di balik tren ini adalah keunggulan dalam hal tenaga, area, ditambah berbagai fitur lain yang dimungkinkan dengan geometri yang lebih rendah.

Proliferasi geometri yang lebih rendah telah memicu bisnis di sejumlah bidang, terutama di sektor mobilitas, komunikasi, IoT, cloud, AI untuk platform perangkat keras (ASIC, FPGA, board).

Memberikan proyek desain teknologi yang lebih rendah tepat waktu adalah penting di pasar yang dinamis dan kompetitif saat ini. Namun, ada banyak hal yang tidak diketahui pada geometri yang lebih rendah yang berdampak pada pengiriman terjadwal proyek/produk. Dengan mengingat elemen-elemen di bawah ini, dimungkinkan untuk memastikan pengiriman tepat waktu di node geometri yang lebih rendah.

1. Pemodelan biaya node teknologi yang lebih rendah

Seorang pemimpin desain chip memberikan kepemimpinan teknis yang kuat yang diperlukan dan memiliki tanggung jawab keseluruhan untuk desain sirkuit terpadu.

Untuk desain geometri yang lebih rendah, insinyur perlu mendefinisikan aktivitas dari spec-to-silicon, mengurutkannya dalam urutan yang benar, memperkirakan sumber daya yang dibutuhkan, dan memperkirakan waktu yang dibutuhkan untuk menyelesaikan tugas. Pada saat yang sama, mereka perlu fokus pada pengurangan total biaya sistem sambil juga memenuhi persyaratan layanan tertentu. Berikut ini adalah tindakan yang dapat dilakukan oleh engineer untuk optimalisasi biaya:

Gunakan beberapa pola

Gunakan teknik design-for-test (DFT) yang sesuai

Manfaatkan pembuatan topeng, interkoneksi, dan kontrol proses

Pada metode tata letak yang berbeda karena penskalaan simpul tidak ekonomis lagi. Untuk peningkatan kinerja berkelanjutan bersama dengan pengendalian biaya, beberapa perusahaan sekarang mengejar IC 3D monolitik daripada implementasi planar konvensional, karena ini dapat memberikan penghematan daya 30%, peningkatan kinerja 40%, dan memotong biaya sebesar 5-10% tanpa mengubah ke node baru.

2. Analisis data tingkat lanjut untuk pembuatan chip pintar

Dalam proses pembuatan chip, sejumlah besar data dihasilkan di lantai pabrik. Selama bertahun-tahun, jumlah data ini terus tumbuh secara eksponensial dengan setiap dimensi simpul teknologi baru. Insinyur telah memainkan peran penting dalam menghasilkan dan menganalisis data dengan tujuan meningkatkan pemeliharaan prediktif dan hasil, meningkatkan R&D, meningkatkan efisiensi produk, dan banyak lagi.

Menerapkan analitik canggih dalam pembuatan chip dapat membantu meningkatkan kualitas atau kinerja masing-masing komponen, mengurangi waktu pengujian untuk jaminan kualitas, meningkatkan hasil, meningkatkan ketersediaan peralatan, dan mengurangi biaya pengoperasian.

3. Manajemen Rantai Pasokan yang Efisien

Karena teknologi baru sering dirilis lebih cepat daripada garis waktu R&D, semua orang di industri pembuatan chip menghadapi masalah dalam manajemen rantai pasokan IC. Pertanyaan besarnya adalah: bagaimana meningkatkan efisiensi dan profitabilitas dalam skenario ini.

Jawabannya adalah pengambilan keputusan yang lebih cepat dan integrasi yang efisien dari berbagai pemasok, kebutuhan klien, pusat distribusi, gudang, dan toko sehingga barang dagangan diproduksi dengan visibilitas rantai pasokan ujung ke ujung dan didistribusikan dalam jumlah yang tepat, pada waktu yang tepat ke lokasi yang tepat untuk meminimalkan total biaya sistem.